清晨，当您打开智能手机查看消息时，一个不可思议的旅程正在您掌心上演——数十亿个晶体管在指甲盖大小的芯片上苏醒工作。

但您可曾想过，这些比病毒还微小的结构是如何被精准“雕刻”出来的？秘密就在一种名为干法刻蚀的半导体核心工艺中。

在晶圆厂的无尘车间里，一块闪亮的硅片正在经历蜕变。

当它从刻蚀机中取出时，表面已布满深井般的孔洞，这些孔洞的深度可达头发丝直径的1/1000，而其纵横比例高达60：1——

相当于在一粒米中钻出深达半米的细孔。

这就是现代干法刻蚀技术创造的纳米级奇迹。

01

—

揭秘刻蚀：芯片制造的雕刻刀

在半导体器件制造中，刻蚀是选择性地移除沉积层特定部分的工艺。

在整个芯片制造过程中，刻蚀步骤多达上百个，成为半导体制造中最常用的工艺之一。

刻蚀工艺主要分为干法刻蚀和湿法刻蚀。

湿法刻蚀如同将硅片浸泡在化学药水中，利用溶液与材料的化学反应去除暴露区域。

这种方法简单但存在致命缺陷——它会同时向各个方向侵蚀材料，如同在水中扩散的墨水，难以控制精细图形。

干法刻蚀则如同纳米级喷砂工艺。

它在真空腔室中进行，通过将特种气体激发成等离子体状态（物质的第四态），产生包含离子、电子和自由基的活性粒子云团。

这些粒子在电场引导下，精准轰击晶圆表面，实现原子级的材料去除。

两者的根本区别在于：干法刻蚀能实现高度定向的材料去除，创造出近乎垂直的侧壁；而湿法刻蚀则会产生不规则的“钻蚀”效果。

正是这一特性，使干法刻蚀在90%以上的先进芯片制造中占据主导地位。

表：干法刻蚀与湿法刻蚀特性对比

特性

干法刻蚀

湿法刻蚀

原理

等离子体物理/化学反应

化学溶液腐蚀

各向异性

高，垂直方向刻蚀

低，各向同性

最小线宽

3nm

3μm

污染控制

容易（真空环境）

困难（化学品处理）

应用占比

90%以上

不足10%

02

—

核心技术解析：等离子体的魔法

走进任何现代晶圆厂，您会发现干法刻蚀设备占据着核心位置。这些价值数百万美元一台的精密机器，内部正上演着纳米级的材料去除艺术。

反应离子刻蚀（RIE）是当今最主流的干法刻蚀技术。

它通过在反应腔内引入刻蚀气体（如CF₄、Cl₂等）并施加射频电场，使气体电离形成等离子体。

这些等离子体中的活性物质，包括离子、自由基等，与刻蚀材料表面发生奇妙的相互作用。

RIE的奥秘在于其物理与化学的双重作用机制：

物理轰击：带正电的离子在电场加速下垂直撞击材料表面，如同微观炮弹，将原子“敲打”出来

化学反应：自由基与表面材料反应生成挥发性产物（如硅变成气态SiF₄），被真空系统抽走

这种协同效应使RIE能够雕刻出近乎垂直的侧壁。

工程师可通过调整压力、功率和气体配比来精确控制刻蚀轮廓——降低压力可使离子运动更定向；增加功率则提升离子能量，增强物理溅射作用。

在实际应用中，干法刻蚀主要有三大技术路线：

1.物理干法蚀刻（离子束蚀刻）：

氩离子以1-3keV能量轰击表面，如同纳米级喷砂。虽然能创造完美垂直的侧壁，但因选择性低且速率慢，在现代芯片制造中应用有限。

2.化学干法蚀刻（等离子刻蚀）：

利用自由基的纯化学反应。如氟自由基与硅反应生成挥发性SiF₄。这种方法不会损伤表面，但刻蚀是各向同性的，适合整体去除薄膜层。

3.化学物理干法蚀刻（反应离子刻蚀，RIE）：

当今半导体制造中最重要的工艺。它通过调节物理轰击与化学反应的平衡，实现对各向异性轮廓和选择性的精确控制。

在3DNAND和先进逻辑芯片中，RIE已成为不可或缺的技术。

知识卡片：刻蚀选择比

选择比是评价刻蚀工艺的关键指标，定义为目标材料与掩模或下层材料的刻蚀速率比。

高选择比（如100：1）意味着在刻除目标材料时，几乎不会损伤掩模或底层。

这对制造纳米级结构至关重要——当刻蚀二氧化硅时，需要确保下方的硅衬底完好无损。

03

—

半导体制造的关键战场

在芯片制造的前沿阵地，两项刻蚀工艺正决定着技术竞争的成败。

逻辑芯片：大马士革工艺的极致挑战

当芯片工艺节点推进到28纳米以下，一种源自古代大马士革工匠镶嵌技艺的工艺——双大马士革刻蚀（DualDamascene）成为互联线路制造的核心。

想象在多层公寓楼中布置水电管道：需要同时打通垂直通道（连接上下层）和水平沟槽（同层布线）。

双大马士革工艺正是如此，它一次性完成通孔和沟槽的刻蚀，然后用铜填充形成互联。

这一过程面临巨大挑战：

通孔与沟槽的刻蚀特性完全不同：通孔需要高深宽比刻蚀能力，沟槽则需要宽而浅的均匀刻蚀

必须确保通孔底部精准对准下层金属，偏差不超过几个纳米

刻蚀过程不能损伤敏感的底层器件结构

中微半导体公司创新性地开发了可调节电极间距的刻蚀机，在刻蚀过程中动态调整反应腔的极板间距，同时满足通孔和沟槽刻蚀的不同工艺要求。

这种技术突破使中国设备首次打入5纳米先进制程生产线。

04

—

存储芯片：深入微观深渊的竞赛

当二维存储技术接近物理极限，3DNAND闪存通过向上堆叠层数实现容量突破。

目前领先的厂商已量产200层以上3DNAND，正在开发500层以上产品。这一转变将干法刻蚀技术推向极限——极高深宽比刻蚀。

在3DNAND制造中，刻蚀机需要在氧化硅和氮化硅交替堆叠的“千层糕”上，刻出深度超过5微米而宽度仅100纳米的深孔，深宽比达到惊人的60：1。

这如同用一根头发丝在钢板上钻出数米深的笔直深井。

挑战不仅在于深度：

深槽效应（EtchingLag）：孔越深，底部刻蚀速率越慢，导致不同尺寸的孔底深度不一

等离子体分布不均使孔侧壁出现波纹

刻蚀副产物难以从深孔底部排出，造成残留污染

中国设备商开发了创新解决方案：用400KHz取代传统2MHz作为偏压射频源，获得更高的离子入射能量和准直性；通过脉冲射频调制优化离子方向性，确保孔底精准成型。

05

—

全球竞赛：刻蚀机市场的权力游戏

2022年，全球刻蚀设备市场规模达到230亿美元，占整个晶圆制造设备市场的22%，成为仅次于薄膜沉积的第二大设备品类。

随着制程微缩和芯片3D化，刻蚀设备的需求持续攀升——从14nm制程的65次刻蚀步骤，增加到5nm制程的160次。

表：全球刻蚀设备市场竞争格局（2021年）

厂商

市占率

技术优势

代表产品

泛林半导体（美国）

46.7%

导体/介质刻蚀

Kiyo®系列

东京电子（日本）

26.6%

介质刻蚀

Telius™系列

应用材料（美国）

17.0%

金属刻蚀

Centris®系列

中微公司（中国）

1.4%

CCP介质刻蚀

PrimoAD-RIE

北方华创（中国）

0.9%

ICP硅刻蚀

NMC612D

三大巨头长期垄断全球90%以上的刻蚀设备市场。但中国力量的崛起正在改变格局：

中微公司：

深耕电容耦合等离子体（CCP）刻蚀，其PrimoAD-RIE设备已应用于台积电5纳米产线，2022年出货反应腔同比增长59.4%至475腔

北方华创：

专注电感耦合等离子体（ICP）刻蚀，累计出货超过3200腔，其NMC612D深硅刻蚀机深宽比突破70：1，刻蚀速率达10μm/min

屹唐半导体：

通过收购美国MTI获得干法刻蚀技术，其设备应用于三星电子和长江存储的3DNAND产线

2023年，国产刻蚀设备全球市占率已突破23%，但在高功率射频电源（国产化率仅15%）、陶瓷静电卡盘等核心部件上仍面临技术瓶颈。

06

—

未来战场：原子级精度与绿色制造

随着芯片进入2纳米及以下时代，干法刻蚀技术正迎来革命性突破。

原子层刻蚀（ALE）被视为下一代核心技术。如同精确拆解乐高积木，ALE通过自限制反应逐层去除原子：

1.向腔室导入结合气体，在材料表面形成单原子层改性层

2.清除过量气体后，引入刻蚀气体轰击表面，仅去除改性层

3.重复上述步骤实现原子级控制

这种方法可将刻蚀精度控制在0.1纳米以内，彻底解决传统刻蚀的负载效应和选择比问题。

另一前沿是智能化与绿色化：

AI工艺优化：LamResearch的平台通过机器学习实时调控腔室压力、气体配比，将工艺开发时间缩短50%

绿色工艺：开发全氟酮（PFK）替代传统PFC气体，将全球变暖潜能值（GWP）降低99.9%

新型材料刻蚀：针对二维材料（如MoS₂）采用XeF₂气体实现单层选择性刻蚀；为氮化镓（GaN）功率器件开发BCl₃/Ar混合气体配方

回望半导体发展史，干法刻蚀技术的每一次突破都推动着信息革命的进程。

从1974年第一台反应离子刻蚀机的诞生，到今天能雕刻出60：1深宽比的微观奇迹，这项技术已深入人类文明的根基。

当您下一次滑动手机屏幕，请记得其中蕴含着无数刻蚀工程师的智慧结晶——

他们在比尘埃还小的战场上，用等离子体作刻刀，在硅基画布上描绘着数字时代的清明上河图。

而这场发生在真空腔室内的纳米革命，仍在以摩尔定律的速度，向着原子级精度不断推进。

在半导体行业流传着这样一句话：“光刻定义尺寸，刻蚀成就功能”。

随着中国刻蚀机突破5纳米工艺防线，这个曾让中国半导体夜不能寐的核心设备，正成为国产芯片崛起的破冰船。